недоступно на русском языке

Тезис Предпросмотр

This International Standard specifies the logical specifications of STbus which is a highperformance and highly reliable system bus. STbus adopts a synchronous transfer method with a high-speed clock and a split transfer method enabling to minimize bus holding time during one bus operation and to use a bus efficiently.

The contents given in this specifications are as follows:

a) System bus interface signal provisions;

b) Bus operations and transfer protocol for each bus operation;

c) Copyback cache coherency control for maintaining consistency between a shared memory and a cache memory of each processor in a multiprocessor system;

d) Fault detection function using parity check and duplex configuration for control signals.


Общая информация

  • Текущий статус :  Published
    Дата публикации : 1999-12
  • Версия : 1
  • :
    ISO/IEC JTC 1/SC 25
    Interconnection of information technology equipment
  • 35.160
    Microprocessor systems

Приобрести данный стандарт

Формат Язык
PDF
Бумажный
  • CHF198

Жизненный цикл


Появились вопросы?

Ознакомьтесь с FAQ

Работа с клиентами
+41 22 749 08 88

Часы работы:
Понедельник – пятница: 09:00-12:00, 14:00-17:00 (UTC+1)

Будьте в курсе актуальных новостей ИСО

Подписывайтесь на наши новости, обзоры, а также на информацию о продуктах.